2026 異質整合國際高峰論壇 – 第一天

AI 與高效能運算（HPC）已成為推動半導體技術與市場應用快速成長的核心動能。近年來，AI / HPC 領導廠商（包含 AI 晶片設計公司與雲端服務供應商 CSP）持續投入大量資源，開發下一代 AI 加速器與大面積 reticle 等級的先進系統整合技術，目標是在降低功耗的同時提升運算吞吐量與記憶體頻寬，實現高能源效率（Energy Efficiency Performance, EEP）。
展望未來十年，先進封裝技術的發展將主要聚焦於以下四大方向：
Chiplet 與 3DIC 技術的更廣泛導入: 透過 Chiplet 架構在 3DIC（又稱 SoIC）中的深度整合，以提升成本效益、良率與效能。3DIC 透過緊密堆疊與高密度互連，實現更高的 inter-chip bandwidth density 與能源效率，是支撐超大規模資料中心 AI 模型運算的關鍵技術。
2.5D 封裝中 Compute 與 HBM 的進一步整合: 在 2.5D 封裝架構中，持續強化運算晶片與高頻寬記憶體（HBM）的整合，以支援 AI inference 應用所需的高頻寬與低延遲運算需求。
系統層級的 STCO（System Technology Co-Optimization）: 強化系統級協同優化設計，涵蓋電源架構（如 eDTC、IVR）與散熱管理（如 Lid / TIM 及冷板液冷技術）。透過系統整體最佳化，進一步提升整體能源效率（system-level EEP）。
Co-Packaged Optics（CPO）在資料中心的應用擴展: 在資料中心交換器與機櫃級 AI 運算中導入 CPO 技術，大幅提升 AI 晶片間（如 GPU-to-GPU、ASIC-to-ASIC）的資料傳輸頻寬。同時降低功耗與延遲，使大規模 AI 計算叢集之間能實現更高一致性與協同運算能力。